



清华大学计算机科学与技术系本科专业主修课


计算机系统结构

第7章 存储系统

(课程复习)

存储系统的设计需求


第 2 页



- 尽可能快的存取速度
应能基本满足CPU对数据的访问要求
- 尽可能大的存储空间
可以满足程序对存储空间的要求
- 尽可能低的单位成本（价格/位）
用户能够承受的范围內

存储系统的两个根本目标


第 3 页



存储系统的层次结构

第 4 页

解决方法：采用多种存储器技术，构成多级存储层次结构。



- **设计原则：**离CPU越近，存储器容量越小，但访问速度越快；离CPU越远，存储器容量越大，但访问速度越慢。
- **访问原则：**CPU只访问最近的存储器。
- **存在问题：**如果CPU在M₁中没有访问到所需的数据时如何操作？

程序访问的局部性

- 程序访问的局部性原理：对于绝大多数程序来说，程序所访问的指令和数据在地址上不是均匀分布的，而是相对簇聚的。

局部性原理：CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。

- 时间局部性 (Temporal Locality)：一个数据或指令被访问，近期内它被再次访问的概率很大，例如程序循环等。
- 顺序局部性 (Order Locality)：在典型程序中，除转移类指令外，大部分指令是顺序进行的。
- 空间局部性 (Spatial Locality)：一个数据被访问，近期内它附近的数据被再次访问的概率很大，例如数组的连续存放。

3. 命中率H

- 命中率：CPU访问存储系统时，在 M_1 中找到所需信息的概率。

$$H = \frac{N_1}{N_1 + N_2}$$

N_1 —— 访问 M_1 的次数

N_2 —— 访问 M_2 的次数

- 不命中率（缺失率）： $F = 1 - H$

存储层次的性能参数

第 7 页

■ 存储系统的访问时间T

$$T = H \cdot T_1 + (1 - H) \cdot T_2 \quad \text{当 } H \rightarrow 1 \text{ 时, } T \rightarrow T_1$$

假设： M_1 是 M_2 的真子集；所有的数据都能在 M_2 中找到。

访问方式： 先访问 M_1 ；如果在 M_1 中没有找到，则访问 M_2 ，再把数据提供给处理器


■ 存储系统的访问效率

$$e = \frac{T_1}{T} = \frac{T_1}{H \cdot T_1 + (1 - H) \cdot T_2}$$

典型的三级存储系统

由“Cache—主存”层次和“主存—辅存”层次构成的系统

- Cache是一种小容量高速缓冲存储器，由快速SRAM组成，直接集成在处理器芯片内，速度快，与处理器处于同一个级，通常包括指令Cache和数据Cache
- 主存储器由DRAM组成，例如DDR内存
- 磁盘存储器（辅存），例如机械硬盘、光盘和SSD硬盘等。




在硬件与软件开销容许的前提下：

$$e = f\left(H, \frac{T_2}{T_1}\right)$$

如何提升H?

Cache基本知识

第 9 页



数据大小为32位=4B (字节)

数据Cache: 一个存储体大小为4KB

地址为:

11: 3	1: 0
-------	------

主存DRAM: 存储容量大小为4MB

地址为:

21: 3	1: 0
-------	------

映象规则问题: 当把一个块调入低一层(靠近CPU)存储器时, 可以放在哪些位置上?

查找算法问题: 当CPU访问Cache时, 如何确定Cache中是否有所要访问的块? **替**

换算法问题: 当发生不命中时, 应替换哪一块?

写策略问题: 当进行写访问时, 是否写回主存, 执行哪些操作?

改进Cache的性能

第 10 页

1. 平均访存时间 = 命中时间 + 不命中率 × 不命中开销

2. 可以从三个方面改进Cache的性能:

- 降低不命中率
- 减少不命中开销
- 减少Cache命中时间

3. 下面介绍17种Cache优化技术

- 8种用于降低不命中率
- 5种用于减少不命中开销
- 4种用于减少命中时间


多体交叉存储器

第 11 页

1. 多体交叉存储器：由多个单字存储体构成，每个体都有自己的地址寄存器以及地址译码和读/写驱动等电路。
2. 问题：对多体存储器如何进行编址？
 - 存储器是按顺序线性编址的。如何在二维矩阵和线性地址之间建立对应关系？
 - 两种编址方法
 - 高位交叉编址
 - 低位交叉编址 （有效地解决访问冲突问题）

虚拟存储器的基本原理

第 12 页



虚拟存储器实现了内存扩充功能。但该功能并非是从物理上实际地扩大内存的容量，而是从逻辑上实现对内存容量的扩充。

- 存在现象：
 - 有的作业很大，其所要求的内存空间超过了内存总容量；
 - 有大量作业要求运行，但由于内存容量不足以容纳所有这些作业。
- 原因：由于内存容量不够大导致的
- 解决方法：从逻辑上扩充内存容量

根据所采用的地址映象和变换方法（内部地址变换）不同，有三种不同类型的虚拟存储器：

- [页式虚拟存储器](#)
- [段式虚拟存储器](#)
- [段页式虚拟存储器](#)

- 随机算法 (RAND 算法)
- 先进先出算法 (FIFO算法)
- 近期最少使用算法 (LFU算法)
- 最久没有使用算法 (LRU算法)
- 最优替换算法 (OPT算法)



清华大学计算机科学与技术系本科专业主修课

计算机系统结构

第9章 互连网络

(课程复习)

- 变量 x : 输入 (设 $x=0, 1, \dots, N-1$) $\rightarrow$ 函数 $f(x)$: 输出
- 互连函数通过数学表达式建立输入端号与输出端号的连接关系, 即在互连函数 f 的作用下, 输入端 x 连接到输出端 $f(x)$.
 - 互连函数反映了网络输入数组和输出数组之间对应的置换关系或排列关系, 有时也称为置换函数或排列函数
 - 互连函数 $f(x)$ 有时可以采用循环表示, 即: $(x_0 \ x_1 \ x_2 \ \dots \ x_{j-1})$, j 称为该循环的长度, 则表示: $f(x_0)=x_1, f(x_1)=x_2, \dots, f(x_{j-2})=x_{j-1}, f(x_{j-1})=x_0$
 - 设 $n=\log_2 N$, 则可以用 n 位二进制来表示 N 个输入端和输出端的二进制地址, 互连函数表示为

$$f(x_{n-1}x_{n-2}\dots x_1x_0)$$

几种基本的互连函数

第 17 页

掌握几种常用的基本互连函数及其主要特征。

1. 恒等函数
2. 交换函数
3. 均匀洗牌函数（子函数、超函数、**逆均匀洗牌函数**）<混洗函数、置换函数>
4. 碟式函数（子函数、超函数）
5. 反位序函数（子函数、超函数）
6. 移数函数
能力：现有16个处理器，编号分别为0, 1, ..., 15, 分给与第13号处理器连接的处理器号
7. PM2I函数
(1) Cube_3 (2) PM2_{+3} (3) PM2_{-0} (4) σ (5) $\sigma(\sigma)$

1. 网络通常是用有向边或无向边连接有限个结点的图来表示。
2. 互连网络的主要特性参数有：
 - 网络规模 N ：网络中结点的个数，表示该网络所能连接的部件的数量。
 - 结点度 d ：与结点相连接的边数（通道数），包括入度和出度。
 - ✓ 进入结点的边数叫入度。
 - ✓ 从结点出来的边数叫出度。
 - 结点距离：对于网络中的任意两个结点，从一个结点出发到另一个结点终止所需要跨越的边数的最小值。
 - 网络直径 D ：网络中任意两个结点之间距离的最大值，网络直径应当尽可能地小。

- 等分宽度 b ：把由 N 个结点构成的网络切成结点数相同 ($N/2$) 的两半，在各种切法中，沿切口边数的最小值。

线等分宽度： $B = b \times w$

其中： w 为通道宽度（用位表示），该参数主要反映了网络最大流量。

- 对称性：从任何结点看到的拓扑结构都是相同的网络称为对称网络，对称网络比较容易实现，编程也比较容易。

评估互连网络性能的两个基本指标：时延和带宽

1. 通信时延

指从源结点到目的结点传送一条消息所需的总时间，它由以下4部分构成：

- 软件开销：在源结点和目的结点用于收发消息的软件所需的执行时间。
 - ✓ 主要取决于两端端结点处理消息的软件内核。
- 通道时延：通过通道传送消息所花的时间。
 - ✓ 通路时延 = 消息长度/通道带宽
 - ✓ 通常由瓶颈链路的通道带宽决定。
- 选路时延：消息在传送路径上所需的一系列选路决策所需的时间开销
(与传送路径上的结点数成正比)
- 竞争时延：多个消息同时在网络中传送时，会发生争用网络资源的冲突。为避免或解决争用冲突所需的时间就是竞争时延
(很难预测，它取决于网络的传输状态)

2. 网络时延

指通道时延与选路时延的和，它是由网络硬件特征决定的，与程序行为和网络传输状态无关。

3. 端口带宽

- 对于互连网络中的任意一个端口来说，其端口带宽是指单位时间内从该端口传送到其他端口的最大信息量。
 - 在对称网络中，端口带宽与端口位置无关。网络的端口带宽与各端口的端口带宽相同。
 - 非对称网络的端口带宽则是指所有端口带宽的最小值。

4. 聚集带宽

■ 网络从一半结点到另一半结点，单位时间内能够传送的最大信息量。

例如，HPS是一种对称网络

网络规模N的上限：512

端口带宽：40MB/s

HPS的聚集带宽： $(40\text{MB/s} \times 512) / 2 = 10.24\text{GB/s}$

5. 等分带宽

与等分宽度对应的切平面中，所有边合起来单位时间所能传送的最大信息量

互连网络通常可以分为两大类：

- 静态互连网络：各结点之间有固定的连接通路、且在运行中不能改变的网络。
- 动态互连网络：由交换开关构成、可按运行程序的要求动态地改变连接状态的网络。

了解几种静态互连网络（其中：N表示结点的个数）

1. 线性阵列
2. 环和带弦环
3. 全连接网络
4. 循环移数网络
5. 胖树形
6. 网格形和环网形
7. 超立方体
8. 带环立方体
9. k 元 n -立方体网络等

了解结点度、网络直径、链路数、等分宽度、对称性等特征

1. 多级互连网络的构成

- MIMD和SIMD计算机都采用多级互连网络MIN (Multistage Interconnection Network)

- 一种通用的多级互连网络

- 由 $a \times b$ 开关模块和级间连接构成的通用多级互连网络结构


- 每一级都用了多个 $a \times b$ 开关

- ✓ a 个输入和 b 个输出

- ✓ 在理论上, a 和 b 不一定相等, 然而实际上 a 和 b 经常选为2的整数幂, 即 a

- $= b = 2^k, k \geq 1$ 。

- 相邻各级开关之间都有固定的级间连接




多级互连网络

第 26 页

■ 几种常用的开关模块

模块大小	合法状态	置换连接
2×2	4	2
4×4	256	24
8×8	16 777 216	40 320
$n \times n$	n^n	$n!$

■ 最简单的开关模块：2×2开关



- 各种多级互连网络的区别在于所用开关模块、控制方式和级间互连模式的不同。
 - 控制方式：对各个开关模块进行控制的方式。
 - ✓ 级控制：每一级的所有开关只用一个控制信号控制，只能同时处于同一种状态。
 - ✓ 单元控制：每一个开关都有一个独立的控制信号，可各自处于不同的状态。
 - ✓ 部分级控制：第 i 级的所有开关分别用 $i + 1$ 个信号控制， $0 \leq i \leq n - 1$ ， n 为级数。
 - 常用的级间互连模式：
 - 均匀洗牌、蝶式、多路洗牌、纵横交叉、立方体连接等

■ 确定性寻径和自适应寻径


- 确定性寻径：通信路径完全由源结点地址和目的地址来决定，也就是说，寻径路径是预先唯一地确定好了的，而与网络的状况无关。
- 自适应寻径：通信的通路每一次都要根据资源或者网络的情况来选择。
 - 可以避开拥挤的或者有故障的结点，使网络的利用率得到改进。
- 两种确定性寻径算法
 - 都是建立在维序概念之上的
 - 对于一个多维网来说，维序寻径要求对后继通道的选择是按照各维的顺序来进行的。
 - 对于二维的网格网络来说，这种寻径方法被称为X-Y寻径。
 - ✓ 先沿X维方向进行寻径，然后再沿Y维方向寻找路径。
 - 对于超立方体来说，这种寻径方法被称为E-cube寻径。

■ 二维网格网络的X-Y寻径

- 任意一个源结点: $s = (x_1, y_1)$
- 任意一个目的结点: $d = (x_2, y_2)$
- 从 s 出发, 先沿X轴方向前进, 直到找到 d 所在的列 x_2 ;
- 然后再沿Y轴方向前进, 直到找到目标结点 (x_2, y_2) 。

例 对于图所示的二维网格, 确定以下4组 “源结点-目的结点” 所需要的路径。

- (2, 1) 到 (7, 6) (一条东-北路径)
- (0, 7) 到 (4, 5) (一条东-南路径)
- (6, 4) 到 (2, 0) (一条西-南路径)
- (5, 3) 到 (1, 5) (一条西-北路径)



考虑一个由 $N = 2^n$ 个结点构成的 n 方体，每个结点的编号是形为 $b = b_{n-1}b_{n-2}\dots b_1b_0$ 的二进制编码。设：源结点 $s = s_{n-1}s_{n-2}\dots s_1s_0$ ，目的结点 $d = d_{n-1}d_{n-2}\dots d_1d_0$ ，现在要确定一条从 s 到 d 的步数最少的路径，将这个 n 方体的各维表示成 $i = 1, 2, \dots, n$ ，其中第 i 维对应于结点地址中的第 $i - 1$ 位。

设 $v = v_{n-1}v_{n-2}\dots v_1v_0$ 是路径中的任一结点，路径可以根据以下算法唯一地确定：

① 计算方向位 $r_i = s_{i-1} \oplus d_{i-1}$ ，其中 $i = 1, 2, \dots, n$ 。

令 $v = s$ ， $i = 1$ ，反复执行以下步骤：

② 如果 $r_i = 1$ ，则从当前结点 v 寻径到下一结点；否则，就跳过这一步。

③ $i \leftarrow i + 1$ 。如果 $i \leq n$ ，则转第②步，否则退出。

■多计算机网络中会出现以下4种通信模式：

- 单播：对应于一对一的通信情况，即一个源结点发送消息到一个目的结点。
- 选播：对应于一到多的通信情况，即一个源结点发送同一消息到多个目的结点。
- 广播：对应于一到全体的通信情况，即一个源结点发送同一消息到全部结点。
- 会议：对应于多到多的通信情况。

■ 通道流量和通信时延是常用的两个参数。

- 通道流量可用传输有关消息所使用的通道数来表示。
- 通信时延则用包的最大传输时间来表示。

■ 优化的寻径网络应能以最小流量和最小时延实现相关的通信模式。

第四次作业

第 32 页

作业提示：

1. 对于全部题目，开销包含或者不包含本身访问需要的时间都可以。每题在解答时请注明。

第四次作业

第 33 页

作业1:

- 假设对指令Cache的访问占全部访问的75%，而对数据Cache的访问占全部访问的25%。
- Cache的命中时间为一个时钟周期，不命中开销为50个时钟周期。
- 在混合Cache中一次load或store操作访问Cache的命中时间要增加一个时钟周期。
- 32KB的指令Cache的不命中率为0.39%，32KB的数据Cache的不命中率为4.82%，64KB的混合Cache不命中率为1.35%。
- 假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。
- 试问对于如下两种缓存结构，哪种Cache的不命中率更低？两种情况下平均访存时间各是多少？
 - 指令Cache和数据Cache容量均为32KB的分离Cache
 - 容量为64KB的混合Cache
- 注：对于混合Cache方案，认为指令Cache访问和数据Cache访问的Miss概率相同。

第四次作业

第 34 页

作业2: 假设在3000次访存中, 第一级Cache不命中110次, 第二级Cache不命中55次。试问: 在这种情况下, 该Cache系统的局部不命中率和全局不命中率各是多少?

第四次作业

第 35 页

作业3：给定以下的假设，试计算直接映像Cache和两路组相联Cache的平均访问时间以及CPU的性能。由计算结果能得出什么结论？

- (1) 理想Cache情况下的CPI为2.0，时钟周期为2ns,平均每条指令访存1.2次。
- (2) 两者Cache容量均为64KB，块大小都是32B。
- (3) 组相联Cache中的多路选择器使CPU的时钟周期增加了10%。
- (4) 这两种Cache的不命中开销都是80ns。
- (5) 命中时间为一个时钟周期。
- (6) 64KB直接映像Cache的不命中率为1.4%，64KB两路组相联Cache的不命中率为1.0%。

注：参考一下教材的7.2/PPT的7.9，直接照着做就可以

第四次作业

第 36 页

作业4：在伪相联中，假设在直接映像位置没有发现匹配，而在另一个位置才找到数据（伪命中）时，不对这两个位置的数据进行交换。这时只需要一个额外的周期。假设不命中开销为50个时钟周期，2KB直接映像Cache的不命中率为9.8%，两路组相联的不命中率为7.6%；128KB直接映像Cache的不命中率为1.0%，两路组相联的不命中率为0.7%。

- (1) 推导出平均访存时间的公式。
- (2) 利用（1）中得到的公式，对于2KB Cache和128KB Cache,计算伪相联的平均访存时间。

注：第一问里面的已知量是命中时间，以及对于相同大小的缓存，直接映射组织方式和2路组相联组织方式的缺失率和缺失开销

第四次作业

第 37 页

作业5: 假设采用理想存储器系统时的基本CPI是1.5，主存延迟是40个时钟周期；传输速率为4字节/时钟周期，且Cache中50%的块是修改过的。每个块中有32字节，20%的指令是数据传送指令，并假设没有写缓存，在TLB不命中的情况下需要20个时钟周期，TLB不会降低Cache命中率。CPU产生指令地址或Cache不命中时产生的地址有0.2%没有在TLB中找到。

(1) 在理想TLB情况下，计算均采用写回法16KB直接映像混合Cache、16KB两路组相联混合Cache和32KB直接映像混合Cache机器的实际CPI。

(2) 在实际TLB情况下，用(1)的结果，计算均采用写回法16KB直接映像混合Cache、16KB两路组相联混合Cache和32KB直接映像混合Cache机器的实际CPI。

其中，假设16KB直接映像混合Cache、16KB两路组相联混合Cache和32KB直接映像混合Cache的不命中率分别为2.9%、2.2%和2.0%；25%的数据传输指令为store指令，剩下的均为load。

第四次作业

第 38 页

作业5提示:

- 1.此Cache为VIVT Cache, 即使用虚拟地址。因此当其命中时, 无需查询TLB。Miss时, 每次访问主存时都需要先访问TLB进行地址转换。
- 2.假定脏块比例在程序执行的过程中保持50%不变。
- 3.这里用的不是RISCV系统, 而是MIPS。TLB Miss是按照异常来进行处理的, 而不是CPU直接查阅页表。因此只需要知道TLB Miss处理的时钟周期即可
- 4.主存延迟指从请求发起到开始返回数据的时间, 因此读写DRAM的时间还需要加上数据传输时间。以及主存可以同时接受2个请求(读写均可), 即替换块的惩罚只需要计算1次主存延迟, 但需要计算2个块传输延迟。
- 5.我不知道这题的答案在写什么, 感觉题目和答案不是很对应, 请不要完全参考。

第四次作业

第 39 页

作业6：某个程序共访问存储器1000000次，该程序在某个系统中运行，系统中Cache的不命中率为7%，其中，强制性不命中和容量不命中各占25%，冲突不命中占50%。问：

- (1) 当允许对该Cache所做的唯一改变是提高相联度时，此时期望能够消除的最大不命中次数是多少？
- (2) 当允许能够同时提高Cache的容量大小和相联度时，此时期望能够消除的最大不命中次数是多少？

作业7：设主存每个分体的存储周期为 $2\mu\text{s}$ ，存储字长为4B，采用m个分体低位交叉编址。由于各种原因，主存实际带宽只能达到最大带宽的0.6倍，现要求主存实际带宽为4MB/s，问主存分体数应取多少？

第四次作业

第 40 页

作业8: 设函数的自变量是十进制数表示的处理机编号。现有32台处理机，其编号为0,1,2,...,31。

(1) 分别计算下列互连函数。

$\text{Cube}_2(12)$ $\sigma(8)$ $\beta(9)$ $\text{PM2I}_{+3}(28)$ $\text{Cube}_0(\sigma(4))$ $\sigma(\text{Cube}_0(18))$

(2) 用 Cube_0 和 σ 构成混洗交换网（每步只能使用 Cube_0 和 σ 一次），网络直径是多少？从5号处理机发送数据到7号处理机，最短路径要经过几步？列出经过的处理机编号。

(3) 采用移数网络构成互联网，网络直径是多少？结点度是多少？与2号处理机距离最远的是几号处理机？

第四次作业

第 41 页

作业9： $N=16$ 的互连网络的输入端号和输出端号分别为 $0 \sim 15$ 。若互连网络实现的互连可以用互连函数表示为 $f(x_3x_2x_1x_0)=x_0x_1x_2x_3$ ，那么，是否可以用循环表示法表示该互连网络实现的互连？如果可以，请写出其循环表示。

作业10： $N=16$ 的STARAN网络在级控制方式下实现分组交换置换，如果实现的分组交换置换是：首先是4组4元交换，然后是2组8元交换，最后是1组16元交换，写出网络实现的互连函数。

作业11： 具有 $N=2^n$ 个输入端的Omega网络，采用单元控制。

- (1) N 个输入总共应有多少种不同的排列？
- (2) 该Omega网络通过一次可以实现的置换总共可有多少种？
- (3) 若 $N=8$ ，计算一次通过能实现的置换数占全部排列的百分比。